Google, Wear OS için "düşük güç, yüksek performanslı" RISC-V çipi arayışında Qualcomm'a katılıyor - Dünyadan Güncel Teknoloji Haberleri

Google, Wear OS için
Cupertino şirketi, “RISC-V hakkında ayrıntılı bilgiye” sahip biri için açık bir iş pozisyonu ilan etti ancak o zamandan beri açık kaynak mimarisi hakkında pek konuşmadı

Apple neredeyse RISC-V’yi denedi

2021 Sonbaharında Apple’ın RISC-V yönünde ilerlediğine dair ipuçları vardı ARM’in mimarisine güvenmeye ve telif ücreti ödemeye devam ediyorlar



telefon-1

“Bu genişletilmiş çerçeve, ekosistemdeki daha fazla ürünün düşük güçlü ve yüksek performanslı özel CPU’lardan faydalanmasının önünü açmaya yardımcı olacak RISC-V’nin açıklığı, esnekliği ve ölçeklenebilirliği, silikon satıcılarından OEM’lere, son cihazlara ve tüketicilere kadar tüm değer zincirine fayda sağlar

ARM’a göre, “RISC, enerji verimliliğinin önemli olduğu pille çalışan cihazlar için watt başına yüksek performans sağlıyor… çip tasarımcıları için RISC işlemciler, tasarım ve dağıtım sürecini basitleştiriyor ve gereken daha küçük bileşenler nedeniyle çip başına daha düşük maliyet sağlıyor Temel olarak, ARM ve x86’ya açık kaynaklı bir alternatiftir (üzerinden 9to5Google) Qualcomm liderleri, buna öncülük ederek Wear OS ekosisteminin lider akıllı saat silikon sağlayıcısı olarak Snapdragon Wear platformlarına yatırım yapmaya devam edeceklerini belirtti

Google-Qualcomm işbirliği Qualcomm’un resmi web sitesinde duyuru yapıldı ve rekabetin ve yeniliğin bu şekilde gelişeceğinin altı çizildi:

Açık kaynaklı bir talimat seti mimarisi (ISA) olan RISC-V, herhangi bir şirketin tamamen özel çekirdekler geliştirmesine izin vererek yeniliği teşvik eder Bu, daha fazla şirketin pazara girmesine olanak tanır ve bu da artan yenilik ve rekabet yaratır



RISC-V çiplerinden nadiren bahsediliyor ancak bu, Google’ın Qualcomm ile yaptığı son işbirliğiyle değişebilir Şimdi iki lider şirket, “yeni nesil Wear OS çözümlerine güç verecek RISC-V Snapdragon Wear platformu” geliştirmek için güçlerini birleştiriyor

RISC-V (“risk-beş” olarak telaffuz edilir) açık standart bir talimat seti mimarisidir ve diğer çoğu ISA tasarımından farklı olarak RISC-V, telifsiz açık kaynak lisansları kapsamında sağlanır Azaltılmış talimat seti ve basit kod çözme mantığı nedeniyle, daha az çip alanı kullanılır, daha az transistör gerekir ve daha fazla genel amaçlı kayıt merkezi işlem birimine sığabilir

RISC-V giyilebilir tabanlı çözüm üzerinde aktif olarak çalışıyorlar ancak ticari ürünün lansman tarihi henüz paylaşılmadı; zamanlama daha sonraki bir tarihte açıklanacak